Архитектура вычислительных систем и компьютерных сетей. Степанов А.Н.

СПб.: 2007. — 509 с.

Систематически излагаются базовые понятия и основные принципы построения архитектур вычислительных систем и компьютерных сетей, начиная от разрядно-последовательной архитектуры и заканчивая многоядерными процессорами. Содержание учебника соответствует требованиям Государственного образовательного стандарта по специальности "Математическое обеспечение и администрирование информационных систем" (010503) и типовой программе дисциплины "Архитектура вычислительных систем и компьютерных сетей", одобренной Научно-методическим советом УМО по образованию в области математического обеспечения и администрирования информационных систем. Материал учебника может быть полезен также студентам, обучающимся по специальности "Прикладная математика и информатика" (010501) и другим специальностям высших учебных заведений, связанным с современными информационными технологиями.

Формат: djvu

Размер: 8 Мб

Скачать: yandex.disk ; docs.google.com

СОДЕРЖАНИЕ
Предисловие
Благодарности
От издательства
Часть I. Введение в архитектуру компьютера
Глава 1. Начальные сведения по устройству компьютера
1.1. Данные и программы
1.2. Понятие архитектуры компьютера
1.3. Элементарные логические устройства памяти
1.4. Объем памяти
Контрольные вопросы и упражнения
Глава 2. Представление данных в компьютере
2.1. Текстовые данные
2.2. Графические данные
2.3. Числовые данные
2.3.1. Форматы представления чисел в компьютере
2.3.2. Форматы целых чисел
2.3.3. Формат вещественных чисел
2.3.4. Особенности компьютерной арифметики
2.4. Звуковые и видеоданные
2.5. Принцип обезличивания кода
2.6. Надежность кодирования данных
Контрольные вопросы и упражнения
Глава 3. Логические основы обработки данных
3.1. Понятие такта
3.2. Вентили и комбинационные схемы
3.2.1. Релейно-контактные вентили
3.2.2. Полупроводниковые вентили
3.2.3. Вентиль “НЕ”
3.2.4. Вентили “НЕ И” и “НЕ ИЛИ”
3.2.5. Вентили “И” и “ИЛИ”
3.2.6. Построение дизъюнктивной нормальной формы
3.2.7. Вентиль “Исключающее ИЛИ”
3.2.8. Многовходовые вентили
3.2.9. Комбинационная схема сумматора
3.2.10. Комбинационная схема сдвига
3.2.11. Компаратор
3.2.12. Декодер и мультиплексор
3.2.13. Арифметико-логическое устройство
3.3. Схема памяти на базовых вентилях
3.4. Интегральные схемы
Контрольные вопросы и упражнения
Глава 4. Архитектура компьютера на базе процессора i8086
4.1. Основные устройства компьютера
4.1.1. Оперативная память
4.1.2. Процессор
4.1.3. Шина
4.1.4. Внешние устройства компьютера
4.1.5. Программная модель оперативной памяти
4.1.6. Программная модель процессора i8086
4.2. Машинные команды процессора i8086
4.2.1. Структура машинной команды
4.2.2. Безадресные команды
4.2.3. Одноадресные команды
4.2.4. Двухадресные команды
4.2.5. Команды с непосредственным операндом
4.2.6. Схема работы процессора при выполнении машинной команды
4.2.7. Отладчик машинных программ debug
4.2.8. Прерывания
4.2.9. Особенности 32-битовых процессоров Intel
4.3. Элементы Ассемблера процессора Intel
4.3.1. Структура оператора в языке Ассемблер
4.3.2. Директивы сегментации программы
4.3.3. Директивы определения данных
4.3.4. Команды Ассемблера
4.3.5. Пересылка данных
4.3.6. Работа со стеком
4.3.7. Сложение и вычитание
4.3.8. Умножение и деление
4.3.9. Организация линейных программ на машинном уровне
4.3.10. Команды передачи управления
4.3.12. Организация ветвлений на машинном уровне
4.3.13. Организация циклов на машинном уровне
4.3.14. Работа с массивами
Контрольные вопросы и упражнения
Часть II. Архитектура вычислительных систем
Глава 5. Развитие архитектуры и параллелизм вычислений
5.1. Начальные этапы развития
5.1.1. Механический этап
5.1.2. Машины Чарльза Бэббиджа
5.1.3. Электромеханический этап
5.1.4. Начало электронного этапа
5.2. Архитектура фон Неймана
5.3. Параллелизм в архитектуре начального периода
5.3.1. Параллельная обработка разрядов кода
5.3.2. Совмещение во времени работы нескольких устройств
5.3.3. Направления дальнейшего развития параллелизма
Контрольные вопросы и упражнения
Глава 6. Многопрограммный режим работы компьютеров
6.1. Сегментная модель памяти защищенного режима
6.1.1. Структура дескриптора сегмента
6.1.2. Линейный адрес
6.2. Организация виртуальной памяти
Контрольные вопросы и упражнения
Глава 7. Повышение эффективности оперативной памяти
7.1. Статическая и динамическая память
7.2. Микросхемы памяти
7.3. Цикл памяти
7.4. Типы микросхем динамической памяти
7.4.1. Расслоение памяти
7.4.2. Микросхемы FPM DRAM
7.4.3. Микросхемы EDO DRAM
7.4.4. Микросхемы BEDO DRAM
7.4.5. Микросхемы SDRAM
7.4.6. Микросхемы DDR DRAM и RDRAM
Контрольные вопросы и упражнения
Глава 8. Многоуровневая организация памяти
Контрольные вопросы и упражнения
Глава 9. Кэш
9.1. Механизмы работы кэша
9.1.1. Кэш прямого отображения
9.1.2. Многовходовый ассоциативный кэш
9.1.3. Ассоциативная память
9.1.4. Управление ассоциативным кэшем
9.2. Многоуровневый кэш
9.3. Когерентность кэша
9.4. Микросхемы кэша
Контрольные вопросы и упражнения
Глава 10. Шины
10.1. Циклы шин
10.1.1. Цикл чтения синхронных шин
10.1.2. Цикл чтения асинхронных шин
10.1.3. Блочные циклы шины
10.1.4. Циклы без освобождения шины
10.2. Конвейерный режим шины
10.3. Многошинная архитектура.
10.3.1. Основные типы шин
10.3.2. Синхронизация и шины
10.3.3. Чипсет
Контрольные вопросы и упражнения
Глава 11. Улучшение эффективности процессора
11.1. Микроархитектура процессора
11.2. Конвейерная архитектура процессора
11.3. Суперскалярная архитектура процессора
11.4. Динамическое исполнение машинных команд
11.4.1. Изменение последовательности выполнения команд
11.4.2. Предсказание перехода
11.4.3. Спекулятивное выполнение
11.4.4. Многопоточное исполнение
11.5. Многопроцессорные и многоядерные архитектуры
Контрольные вопросы и упражнения
Глава 12. Внешняя память
12.1. Магнитные диски
12.1.1. Гибкие магнитные диски
12.1.2. Жесткие магнитные диски
12.2. Оптические диски
12.2.1. Компакт-диски CD-ROM
12.2.2. Компакт-диски однократной записи CD-R
12.2.3. Компакт-диски многократной записи CD-RW
12.2.4. Диски DVD
12.3. Магнитные ленты
12.4. Мобильные носители памяти
12.4.1. Мобильные дисководы
12.4.2. Мобильные устройства флэш-памяти
Контрольные вопросы и упражнения
Глава 13. Системный блок и периферийные устройства
13.1. Системный блок
13.2. Дисплей и графическая подсистема
13.3. Принтеры
13.4. Другие устройства компьютера
13.5. Компактная условная формула — характеристика компьютера
Контрольные вопросы и упражнения
Глава 14. Оценка производительности вычислительных систем
14.1. Оценка производительности тактовой частотой
14.2. Пиковая и реальная производительность
14.3. Единицы MIPS
14.4. Единицы Flops
14.5. Тесты LINPACK
14.6. Ливерморские циклы
14.7. SPEC и другие тесты
Контрольные вопросы и упражнения
Глава 15. Классификация архитектур
15.1. Классификация по принципу действия
15.2. Классификация по поколениям
15.3. Функциональная классификация компьютеров
15.4. Классификация персональных компьютеров
15.5. Классификация по архитектуре системы команд
15.5.1. Аккумуляторная архитектура
15.5.2. Стековая архитектура
15.5.3. Архитектура регистров общего назначения
15.5.4. CISC-архитектура
15.5.5. RISC-архитектура
15.5.5. VLIW-архитектура
15.5.6. EPIC-архитектура
15.6. Прочие классификационные схемы
Контрольные вопросы и упражнения
Глава 16. Обзор основных семейств микропроцессоров
16.1. Семейство Intel
16.1.1. Первые модели процессоров Intel
16.1.2. Шестнадцатибитовые модели семейства Intel
16.1.3. Тридцатидвухбитовые модели i80386 и i80486
16.1.4. Пятое поколение моделей семейства
16.1.5. Шестое поколение моделей семейства
16.1.6. Двухъядерные модели семейства Intel
16.1.7. Особенности архитектуры IA64
16.1.8. Семейства, программно совместимые с моделями Intel
16.2. Семейство SUN SPARC
16.3. Семейства PA-RISC, Alpha, Power PC, MIPS
16.4. Семейства БЭСМ и Эльбрус
Контрольные вопросы и упражнения
Глава 17. Параллельные архитектуры
17.1. Законы Амдала
17.2. Топология параллельных систем
17.3. Классификация параллельных систем по Флинну
17.4. Классификация параллельных систем класса МКМД
Контрольные вопросы и упражнения
Глава 18. Неклассические архитектуры
Контрольные вопросы и упражнения
Часть III. Введение в архитектуру компьютерных сетей
Глава 19. Линии связи
19.1. Передача сообщений по линиям связи
19.1.1. Режимы передачи сообщений
19.1.2. Параллельная и последовательная передачи
19.1.3. Способы представления кодов
19.1.4. Обнаружение и исправление ошибок
19.2. Характеристики линии связи
Контрольные вопросы и упражнения
Глава 20. Классификация и топология сетей
Контрольные вопросы и упражнения
Глава 21. Элементы сетевого оборудования
Контрольные вопросы и упражнения
Глава 22. Физическая и логическая структуризация сетей
Контрольные вопросы и упражнения
Глава 23. Доступ к сети
23.1. Метод случайного доступа
23.2. Маркерный метод доступа
Контрольные вопросы и упражнения
Глава 24. Методы коммутации
24.1. Коммутация каналов
24.2. Коммутация пакетов
24.3. Коммутация сообщений
Контрольные вопросы и упражнения
Глава 25. Базовые сетевые технологии
Контрольные вопросы и упражнения
Глава 26. Многоуровневая модель OSI
Контрольные вопросы и упражнения
Приложение. Использованные сокращения
Литература
Периодические издания
Интернет-ресурсы
Алфавитный указатель